• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1984003194A1
    申请号:PCT/JP1984/000040
    申请日:1984-02-10
    公开日:1984-08-16
    发明作者:Shigeo Matsumoto；Tsutomu Igarashi
    申请人:Sony Corp；
    IPC主号:H05K13-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称 半導体部品のテー ピ ン グ体
    [0003] 技術分野
    [0004] 本発明は、 各種半導体部品、 例えば半導体可変容量 素子、 いわゆる バ リ キャッ プがテー プ上に配列包装、 即ちいわゆるテ一 ビングされてな る半導体部品のテー ビ ン グ体に係わる。
    [0005] 背景技術
    [0006] 例えばテ レ ビ ジ ョ ン受像機の VHF用、 UHF用のチ l o ユ ー ナ においては、 夫 々 1 つのチューナで複数個のバ リ キャ ッ プ力 用いられるカ こ 場合、 同一のチューナ に用いられるバ リ キヤ ッ ブにおいてその C - V特性が、 でき るだけ均一であ る こ とが望 まれ、 その特性が所定 の偏差値内にあ る こ とが要求される。 従ってこの種の バ リ キャ ッ プにおいてはその C - V特性を測定し、 そ の 1 つのチューナに必要な数 N個、 例えば 4 〜 8 個の バ リ キャ ッ プが所定の特性偏差値内にある よ う に、 N 個ずつ例えば 4 個ずつ組み分けをなす。 即ち各組内の N個、 例えば 4 個のバ リ キャ ッ プに関し ては、 その
    [0007] 0 C - V特性が所定の偏差値内にある よ う に組分けし、 こ の組.分けされたグ ルー プ毎に 1 つ の回路或いは機器 の例えばチューナを組立る方法がと られる。
    [0008] —方、 この種バ リ キ ヤ ッブの如き小部品を取 り扱 う 場合において、 これを個々 に取 り扱 う ことは、 .これら
    [0009] OMPI
    [0010] WIPO 部品の取 り扱いを煩雑にし、 又、 その取 り扱い中の破 損、 不良品発生を招来するので、 こ れらを回避し、 更 には前述したよ う な各グループの部品力 ら 1 つの各種 回路、 ないしは機器を組立て製造するにその作業の箇 易化、. 自 動化を図って、 第 1 図にその略線的断面図を 示すよ う に複—数個の半導体部品（3)、 例えばバ リ キヤ ッ プを所要の間隔を もって配列包装いわゆるテー ビン グ したテー ビ ン グ体を用いるこ とが行われる。¾
    [0011] このテー ピング体は、 例えば第 1 図に示すよ う に可 撓性を有する樹脂テー プ ）及び（2)間に半導体部品は)、 例えばバ リ キャ ッ プを挾み込んで、 その周囲において 両テー プ（1)及び（2)を圧着させて、 テープ（1)及び（2)の長 手方向に部品（3)が所要の間隔を持って配列されて包装 収容される よ う になされる。 この よ う なテ ー ピン グ体 (4)は、 例えば 1 本のテ一ブ体（4)に 2 4 0 0 個の部品が配 列される も のであ り、 こ のテー プ体（4)が第 2 図に示す よ う に リ ー ル（5)上に巻き込まれている もので、 回路な いしは機器の組立に当ってこの リ ー ル（5)からテープ体 (4)を繰 り 出 しテープ体（4)上の半導体部品（3)をその配列 順にその包装部から順次取 り 出 して所定部にマ ウ ン ト して、 各種回路或いは機器を組立てる ものである。
    [0012] この場合、 テープ体 (4)には、. 前述したよ う 、 所定 の特性偏差値内にあ る部品 (3)が、 1 つの回路或いは機 器において用いられる数、 N個を組 （ グルー プ ） と し て、 これらが第 3 図に示すよ う に、 各グ ル ー プ Gi，G2 • · · 毎に区分配列される ものであ り、 各グ ル ー プ Gi， G2 . · · 間においては例えば部品 (3)が包装されない部分 Ei，JE 2 等を設けて或いは目 印等を付して各グル ー プ毎 の表示がな される。 第 3 図において（6)は、 テ ー プ体（4) をその長手方向に移行させる に供するいわばス ブロ ケ ッ ト に相当する送 り 孔であ る。 そし て、 このテー プ体 (4)の各部品のマ ウ ン ト に当っては、 各グル一ブ毎:にお いて 1 つの回路或いは機器が組立てられる よ う にする。
    [0013] と こ ろが、 この よ う な構成によ る テー ピ ン グ体を用 いる場合各グルー ブ內においてのみ各部品が所定の偏 差値内に選ばれていて、 隣 り 合う グ ルー プ との間、. 例 えば 1 のグルー フ'の末端側に配置された部品 と これと 隣り 合 う グ ルー プの始端側に配置された部品とでは、 何ら相互の特性の考慮はな されてお らずこれらが所定 の偏差値内にあ る とは限らない。 こ れがため、 この種、 半導体部品のテ ー ピ ン グ体を用いて回路或いは機器の 組立て製造を行な う 場合、 1 つのグルー プの内のいず れか 1 つの部品においてマ ウン ト 失敗等に よ る不良品 が発生した.場合でも こ の グループに関する （ N— 1 ) 個 の部品を棄却して他のグループの部品を用いる必要が 生 じる。
    [0014] 発明の目的
    [0015] 本発明はこ のよ う' な部品の無駄や煩雑な手間の発生 J 8400040
    [0016] 4
    [0017] を解消した半導体部品のテー ビ ン グ体を提供する もの C <ί る o
    [0018] 発明の開示
    [0019] 本発明においては-、 今、 1 つの回路或いは機器の組 立てに用いられるべき半導体部品の数を Ν個とする と き、 半導体部品が連続してテー ピ ン グされたテー ピ ン グ体において、 こ の半導体部品の η番目から（η+Ν_1 ) 番目 までの連続した Ν個の各々 の特性が所定の特性偏 差値内にあ り、 且つ、 （ n + 1 ) 番目力 ^ら （ η+Ν ) 番目 までの連続した Ν個の各々 の特性も上記特性偏差値内 にある よ う にテー ピ ン グする 0. ·
    [0020] また、 本発明においては、 所定の長さの第 1 のテー ビ ン グ体の末端側の半導体部品の η番目から所定長さ の第 2 のテー ビング体の始端側の半導体部品の（η+Ν-1 ) 番目 までの連続する Ν個の各々 の特性が所定の特性偏 差値内にあ り、 且つ、 その第 1 のテー ピ ン グ体の半導 体部品の （ η + 1 ) 番目から第 2 のテー ピ ン グ体の半導 体部品の （ η + Ν ) 番 目 ま で 'の連続す'る Ν個の各々 の特性も上記特性偏差 {1内にあ る よ う にテー ピングす る Ο
    [0021] 図面の箇单な説明
    [0022] -第 1 図は半導体部品のテー ビ ン グ体の説明に供する 略線的靳面図、 第 2 図はその リ ール上の巻回状態を示 す斜視図、 第 3 図は従来の半導体部品のテー ピン グ体
    [0023] OMFI の要部の平面図、 第 4 図は本発明に よ る半導体部品の テ ー ビ ン グ体の一例の要部の平面図である。
    [0024] 発明を実施するための最良の形態
    [0025] 本発明においては、 例えば第 4 図に示すよ う に、 第
    [0026] 5 1 図で説明したと 同様に夭 々可撓性を有する 2 枚の樹
    [0027] 脂テ ー プ（1)及び（2)間に半導体部品（3)、 例えばバ リ キャ ッ プを各テー プ（1)及び（2)の長手方向に沿って所定の間 隔を もって配列し、 テ一 ブ（1)及び（2)を部品（3)を囲む周 囲において、. 例えば熱圧着によつて層合合体して、 配列
    [0028] 1 0 包装、 即ちテー ピ ングする。 図において（U)は、 本発明
    [0029] による半導体部品のテー ピソ ダ体を全体と し て示す。
    [0030] 今、 組立てよ う とする回路或いは機器が例えばテレ ビジ ョ ン受像機甩のチューナであ る場合、 1 つのチュ ―ナにおいて用いられる半導体部品 (3}例えばバ リ キャ i s ッ ブの数は、 4 〜 8 であ り、 且つ同一のチューナにお
    [0031] いて用いられ.るバ リ キ ャ ッ プの特性は例えば 2.5〜 3.5 % の容量偏差値内に入っている こ とが必要となる。
    [0032] この場合において、 本発明においては、 テー ピ ン グ 体 (14)の隣 り 合 う N個に P して、 前述した 2. 5〜 3. 0 % の
    [0033] 2 0 容量偏差値内 にその特性を有する各バ リ キヤッ ブ（3)を
    [0034] 配列する ものであ るが、 これら配列されたいずれの箇 所においても隣 り 合 う N個を抽出 した場合、 夫 々が
    [0035] 2. 5〜 3. 0 %の容量偏差値内に入る よ う に選定する。 例 えば第 4図において右'方向に順次配列された半導体部
    [0036] OMFI
    [0037] 、 、 WIPO 、 、 品（3)について見るに、 今 1 ユニ ッ ト として N個が用い られる場合、 n 番目 の部品から （ n + N— 1 ) 番目 まで の連続した N個の部品が所定の特性偏差値内にその特 性を有する ものから選ばれ、 更に （ n + 1 ) 番目力ゝら連 続した （ n + N ) 番目 の部品に関 しても、 前述した所定 の偏差値内にその特性を有する部品を配列する。 すな わち、 これら配列された部品（3)の隣 り 合 う いずれの ] ST 個を とっても相互にその特性が所定の偏差値内にある よ う に各部品を選んで配列する。
    [0038] 更にこ の テー ピ ン グ体 (L )は、 前述したよ う にこれが 所定の長さ分、 1 つの リ ール上に巻き込.まれる もので あるが、 これらの部品（3)が使われる回路、 或いは機器 を多数組み立てて行 く場合に順次甩いられる複数の リ ールに関してその末端側の部品（3)と次に用いられる リ 一ルの始端側の連続した N個の部品とが同様に前述し た所定の偏差値内に存する よ う にな される。
    [0039] そして本発明においては、 各テ ー ピン グ体 (14)におい て 1 ュ ニ ッ ト に用いられる N個の部品毎にグルー ピ ン グされる ものではな く、 連続的に部品（3)が配列されて テー ビ ン グされた構成とする。
    [0040] 尚、 この よ う な配列関係を もって配列包装される部 品は）は、 予めその特性が測定される ものであるが実際 上共通の半導体ゥ ェ フ ァから切 り 出された半導体素子 に関しては、 その ウ ェフ ァ上において隣接した位置に
    [0041] OMPr IPO 形成された素子は、 その特性が近似する傾向にあるの で、 こ の ウ ェ フ ァ上での各半導体素子の配列関係を考 慮し て互いに隣接する素子を順次抽出 してい く こ とに よってその特性が近似した素子を選び出すこ とができ る。 従って上述した偏差値内にある素子を抽出配列す る こ とは比較的容易なこ とであ る。
    [0042] . こ の部品（3)例えばバ リ キャ ッ プの特性の測定は、 半 導体ウ ェ フ ァ上に多数作られた素子を ウ ェ フ ァのペ レ ッ タ ィ ズによって分錐したのち、 これを例えば 2本の 端子を有するヘ ッ ダーないしはケー ス上にボ ン ディ ン グし て必要に応 じて樹脂モ一 ドを施して部品（3)を得 てのち に、 C - V特性の測定を行 う 。 この C - V特性は、 各素子に関し て夫 々 所定の電圧、 例えば 2 V， 7 V , 12 V, 14V, 20V, 25V等の電圧印加における夫 々 の容量値 C を 測定する ものであ り、 これら測定値が上述した所定の 偏差値内である ものを抽出 し てテー ビン グする もので め る
    [0043] 上述した本発明によ る半導体部品のテ ー ビ ン グ体 (14) によれば、 各種回路、 機器等の組立てに当って隣 り 合 う N個の部品を順次 1 つのュニ ッ ト とし て用いれば、 所定の特性を有する各種回路或いは機器が組立てられ る もの であ る力'、 例えば π 番目から （ n + N— 1 ) 番目 の N個の部品を用いて回路或いは装置を組立てんとす る場合、 例えば π 番目がマ ゥ ン ト ミ ス等によ り 不良と
    [0044] OMPI T/JP84/00040
    [0045] 8
    [0046] なった場合、 従来のよ う に N個のグ ル ー プに関して
    [0047] ( n+1 ) 番目力 ら （ n+N— 1 ) 番目 までの （ N— 1 ) 個 の部品を排除する必要はな く、 （ n + 1 ) 番目から N個 の部品、 即ち （ η +Ν ) 番目 までの部品を用いて回路 も し くは機器を組立てればよい。 即ち （ η + 1 ) 番目力 ら ( η + Ν— 1 ) 番目 までの （ Ν— 1 ) 個の部品を節約でき る。 従って本発明によ る時は、 テ ー ピ ン グ体において 使用が回避されて残される部品の数を減少させるこ と ができ、 能率的な組立て と コス ト の低下を期するこ と ができ る。
    [0048] V IFO
    权利要求:
    Claims 請 求 の 範 囲
    1. 半導体部品が連続してテ ー ピ ン グされたテ ^- ピン グ体において、 上記半導体部品の n 番目から
    C n + N— 1 ) 番目 までの連続した N個の各 々 の特性 が所定の特性偏差値内にあ り 、 且つ、 （ n + 1 )番目 力 ら （ π + N )番目 までの連続した N個の各々 の特性 も上記 ·特性偏差値内にあ る よ う にテーピングされた 半導体部品のテー ピ ン グ体 o
    2. 請求の範囲第 1 項において、 所定の長さの第 1 の テー ピ ン グ体の末端側の半導体部品の n 番目から所 定長さの第 2 の テー ビ ン グ体の始端側の半導体部品 の （ n + N— 1 ) 番目 までの連続する N個の各々 の特 性が所定の特性偏差値內にあ り、 且つ、 上記第 1 の テ ー ピ ン グ体の半導体部品の （ n + I )番目力 ら上記 第 2 のテ 一 ピ ン ク'体の半導体部品の （ n + N )香目 ま での連続する 個の各々 の特性も上記特性偏差値内 にあ る よ う にテ一 ビングされた半導体部品のテー ピ ン グ体。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5869353A|1999-02-09|Modular panel stacking process
    US3148356A|1964-09-08|Printed circuit connector
    US4471158A|1984-09-11|Programmable header
    US4831494A|1989-05-16|Multilayer capacitor
    US3971127A|1976-07-27|Method of fabricating a printed wiring board assembly
    EP0475522B1|1994-12-07|Transformer
    JP2561883B2|1996-12-11|フィルターコネクタ用の接地プレートおよびその製造法
    US6483414B2|2002-11-19|Method of manufacturing multilayer-type chip inductors
    US5889445A|1999-03-30|Multilayer ceramic RC device
    US3002260A|1961-10-03|shortt etal
    US6491545B1|2002-12-10|Modular shielded coaxial cable connector
    US3869701A|1975-03-04|Plurality of electronic elements connected together by interconnecting wires and connecting joints
    US4780795A|1988-10-25|Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
    EP0521735B1|1995-11-29|Semiconductor memory control device and method of mounting same in high density
    EP0506093B1|1996-08-28|Thermoelectric conversion module and method of fabricating the same
    EP2728595A1|2014-05-07|Capacitor
    US4352145A|1982-09-28|Multiple element cylindrical metallized film capacitors and method of making the same
    US3898541A|1975-08-05|Capacitors and method of adjustment
    US3781976A|1974-01-01|Method of manufacturing chip-shaped solid state electrolytic capacitors
    US5023751A|1991-06-11|Method of producing a tape for providing electronic modules, and tape obtained by this method
    US6087921A|2000-07-11|Placement insensitive monolithic inductor and method of manufacturing same
    EP0150593A2|1985-08-07|Polarized ribbon cable connector having circuit components therein
    US4203081A|1980-05-13|Passive circuit element for influencing pulses
    US3825876A|1974-07-23|Electrical component mounting
    US3325769A|1967-06-13|Separable electrical circuit assembly
    同族专利:
    公开号 | 公开日
    JPS59147497A|1984-08-23|
    EP0137045A1|1985-04-17|
    EP0137045A4|1985-07-30|
    DE3471432D1|1988-06-23|
    EP0137045B1|1988-05-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1984-08-16| AK| Designated states|Designated state(s): US |
    1984-08-16| AL| Designated countries for regional patents|Designated state(s): DE FR GB NL |
    1984-10-08| WWE| Wipo information: entry into national phase|Ref document number: 1984900751 Country of ref document: EP |
    1985-04-17| WWP| Wipo information: published in national office|Ref document number: 1984900751 Country of ref document: EP |
    1988-05-18| WWG| Wipo information: grant in national office|Ref document number: 1984900751 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP2118383A|JPS59147497A|1983-02-10|1983-02-10|Taping unit of semiconductor part|DE19843471432| DE3471432D1|1983-02-10|1984-02-10|Taped semiconductor elements|
    [返回顶部]